Assemble ../../../../as/CMD/svc2.casl (0)
../../../../as/CMD/svc2.casl: 1:;;; 「SVC 2」で数値を表示
-../../../../as/CMD/svc2.casl: 2:;;; casl2 svctest.casl div10.casl
-../../../../as/CMD/svc2.casl: 3:MAIN START
-../../../../as/CMD/svc2.casl: 4:BEGIN LAD GR1,D
-../../../../as/CMD/svc2.casl: 5: LAD GR2,A
-../../../../as/CMD/svc2.casl: 6: SVC 2
-../../../../as/CMD/svc2.casl: 7: LAD GR1,=#A
-../../../../as/CMD/svc2.casl: 8: SVC 2
-../../../../as/CMD/svc2.casl: 9: RET
-../../../../as/CMD/svc2.casl: 10:D DC '0'
-../../../../as/CMD/svc2.casl: 11:A DS 1
-../../../../as/CMD/svc2.casl: 12: END
+../../../../as/CMD/svc2.casl: 2:MAIN START
+../../../../as/CMD/svc2.casl: 3:BEGIN LAD GR1,D
+../../../../as/CMD/svc2.casl: 4: LAD GR2,A
+../../../../as/CMD/svc2.casl: 5: SVC 2
+../../../../as/CMD/svc2.casl: 6: LAD GR1,=#A
+../../../../as/CMD/svc2.casl: 7: SVC 2
+../../../../as/CMD/svc2.casl: 8: RET
+../../../../as/CMD/svc2.casl: 9:D DC '0'
+../../../../as/CMD/svc2.casl: 10:A DC 1
+../../../../as/CMD/svc2.casl: 11: END
Label::::
MAIN.BEGIN ---> #0000
Assemble ../../../../as/CMD/svc2.casl (1)
../../../../as/CMD/svc2.casl: 1:;;; 「SVC 2」で数値を表示
-../../../../as/CMD/svc2.casl: 2:;;; casl2 svctest.casl div10.casl
-../../../../as/CMD/svc2.casl: 3:MAIN START
-../../../../as/CMD/svc2.casl: 4:BEGIN LAD GR1,D
+../../../../as/CMD/svc2.casl: 2:MAIN START
+../../../../as/CMD/svc2.casl: 3:BEGIN LAD GR1,D
#0000 #1210
#0001 #000B
-../../../../as/CMD/svc2.casl: 5: LAD GR2,A
+../../../../as/CMD/svc2.casl: 4: LAD GR2,A
#0002 #1220
#0003 #000C
-../../../../as/CMD/svc2.casl: 6: SVC 2
+../../../../as/CMD/svc2.casl: 5: SVC 2
#0004 #F000
#0005 #0002
-../../../../as/CMD/svc2.casl: 7: LAD GR1,=#A
+../../../../as/CMD/svc2.casl: 6: LAD GR1,=#A
#000D #000A
#0006 #1210
#0007 #000D
-../../../../as/CMD/svc2.casl: 8: SVC 2
+../../../../as/CMD/svc2.casl: 7: SVC 2
#0008 #F000
#0009 #0002
-../../../../as/CMD/svc2.casl: 9: RET
+../../../../as/CMD/svc2.casl: 8: RET
#000A #8100
-../../../../as/CMD/svc2.casl: 10:D DC '0'
+../../../../as/CMD/svc2.casl: 9:D DC '0'
#000B #0030
-../../../../as/CMD/svc2.casl: 11:A DS 1
- #000C #0000
-../../../../as/CMD/svc2.casl: 12: END
+../../../../as/CMD/svc2.casl: 10:A DC 1
+ #000C #0001
+../../../../as/CMD/svc2.casl: 11: END
Executing machine codes
#0000: Register::::
#0000: FR (OF SF ZF): 000
#0000: Memory::::
#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
-#0000: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0000 000A 0000 0000
+#0000: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
#0000: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0000: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0000: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0002: FR (OF SF ZF): 000
#0002: Memory::::
#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
-#0002: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0000 000A 0000 0000
+#0002: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
#0002: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0002: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0002: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0004: FR (OF SF ZF): 000
#0004: Memory::::
#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
-#0004: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0000 000A 0000 0000
+#0004: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
#0004: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0004: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0004: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0006: FR (OF SF ZF): 000
#0006: Memory::::
#0006: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
-#0006: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0000 000A 0000 0000
+#0006: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
#0006: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0006: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0006: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0008: FR (OF SF ZF): 000
#0008: Memory::::
#0008: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
-#0008: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0000 000A 0000 0000
+#0008: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
#0008: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0008: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#0008: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#000A: FR (OF SF ZF): 000
#000A: Memory::::
#000A: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
-#000A: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0000 000A 0000 0000
+#000A: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
#000A: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#000A: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
#000A: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000