int i;
/* Header */
fprintf(stdout, "#%04X: adr :", PR);
- for(i = 0; i < col; i++) {
+ for(i = 0; i < memsize && i < col; i++) {
fprintf(stdout, " %04X", i);
}
fprintf(stdout, "\n");
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 0003 0001 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 0003 0001 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 0003 0001 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 8002 8001 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 8002 8001 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 8002 8001 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 001
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 7FFE 000A 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 7FFE 000A 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 110
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 7FFE 000A 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 000A FFEC 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 000A FFEC 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 000A FFEC 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 FFEC 000A 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 FFEC 000A 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 FFEC 000A 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 FFF6 000A 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 FFF6 000A 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 FFF6 000A 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 FFFE 000F 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 FFFE 000F 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 FFFE 000F 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 0003 0001 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 0003 0001 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 0003 0001 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 8002 8001 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 8002 8001 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 8002 8001 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 001
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 7FFE 000A 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 7FFE 000A 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 7FFE 000A 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 000A FFEC 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 000A FFEC 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 000A FFEC 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 FFEC 000A 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 FFEC 000A 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 FFEC 000A 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 FFF6 000A 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 FFF6 000A 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 FFF6 000A 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 FFFE 000F 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 FFFE 000F 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 FFFE 000F 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3010 0006 8100 3000 4FFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3010 0006 8100 3000 4FFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3010 0006 8100 3000 4FFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3010 0006 8100 8000 FFFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3010 0006 8100 8000 FFFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3010 0006 8100 8000 FFFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3010 0006 8100 0001 FFFE 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3010 0006 8100 0001 FFFE 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3010 0006 8100 0001 FFFE 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4010 0006 8100 5000 3000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4010 0006 8100 5000 3000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4010 0006 8100 5000 3000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4010 0006 8100 5000 8000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4010 0006 8100 5000 8000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4010 0006 8100 5000 8000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4010 0006 8100 5000 7000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4010 0006 8100 5000 7000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4010 0006 8100 5000 7000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4010 0006 8100 5000 5000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4010 0006 8100 5000 5000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4010 0006 8100 5000 5000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4110 0006 8100 5000 3000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4110 0006 8100 5000 3000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4110 0006 8100 5000 3000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4110 0006 8100 5000 8000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4110 0006 8100 5000 8000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4110 0006 8100 5000 8000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4110 0006 8100 5000 7000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4110 0006 8100 5000 7000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4110 0006 8100 5000 7000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4110 0006 8100 5000 5000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4110 0006 8100 5000 5000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4110 0006 8100 5000 5000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 1020 0005 8100 000F 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 1020 0005 8100 000F 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 1020 0005 8100 000F 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 1211 0001 8100 0003 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 1211 0001 8100 0003 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 1211 0001 8100 0003 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 000A 1211 FFFE 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 000A 1211 FFFE 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 000A 1211 FFFE 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 1211 FFFF 8100 0003 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 1211 FFFF 8100 0003 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 1211 FFFF 8100 0003 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3110 0006 8100 3000 4FFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3110 0006 8100 3000 4FFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3110 0006 8100 3000 4FFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3110 0006 8100 8000 FFFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3110 0006 8100 8000 FFFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3110 0006 8100 8000 FFFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3110 0006 8100 0001 FFFE 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3110 0006 8100 0001 FFFE 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3110 0006 8100 0001 FFFE 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5010 000D 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5010 000D 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5010 000D 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5010 000E 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5010 000E 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5010 000E 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 8003 5010 000E 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 8003 5010 000E 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 110
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 8003 5010 000E 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5010 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5010 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5010 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 8003 5010 000D 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 8003 5010 000D 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 8003 5010 000D 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0002 5010 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0002 5010 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0002 5010 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5210 000D 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5210 000D 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5210 000D 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0002 5210 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0002 5210 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0002 5210 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5210 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5210 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 110
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5210 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5210 0010 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5210 0010 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5210 0010 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5210 000E 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5210 000E 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5210 000E 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0002 5210 0011 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0002 5210 0011 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0002 5210 0011 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 6000 5110 000D 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 6000 5110 000D 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 6000 5110 000D 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 6000 5110 000E 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 6000 5110 000E 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 6000 5110 000E 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 A000 5110 000E 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 A000 5110 000E 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 110
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 A000 5110 000E 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 6000 5110 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 6000 5110 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 6000 5110 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 A000 5110 000D 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 A000 5110 000D 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 A000 5110 000D 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 2000 5110 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 2000 5110 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 2000 5110 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 C000 5310 000E 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 C000 5310 000E 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 C000 5310 000E 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 C000 5310 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 C000 5310 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 C000 5310 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 C000 5310 0010 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 C000 5310 0010 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 C000 5310 0010 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 C000 5310 0000 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 C000 5310 0000 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 C000 5310 0000 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 C000 5310 0011 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 C000 5310 0011 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 C000 5310 0011 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 1110 0006 8100 0005 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 1110 0006 8100 0005 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 1110 0006 8100 0005 0005 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 0003 0001 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 0003 0001 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 0003 0001 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 8002 7FFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 8002 7FFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 8002 7FFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 FFF6 FFF6 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 FFF6 FFF6 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 FFF6 FFF6 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 7FFE FFF6 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 7FFE FFF6 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 110
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 7FFE FFF6 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 000A 0014 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 000A 0014 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 000A 0014 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 FFEC FFF6 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 FFEC FFF6 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 FFEC FFF6 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 0002 000F 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 0002 000F 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 0002 000F 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 0003 0001 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 0003 0001 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 0003 0001 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 8002 7FFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 8002 7FFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 8002 7FFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 FFF6 FFF6 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 FFF6 FFF6 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 FFF6 FFF6 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 7FFE FFF6 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 7FFE FFF6 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 7FFE FFF6 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 000A 0014 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 000A 0014 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 000A 0014 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 FFEC FFF6 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 FFEC FFF6 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 FFEC FFF6 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 0002 000F 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 0002 000F 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 0002 000F 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3210 0006 8100 3000 4FFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3210 0006 8100 3000 4FFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3210 0006 8100 3000 4FFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3210 0006 8100 8000 FFFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3210 0006 8100 8000 FFFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3210 0006 8100 8000 FFFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3210 0006 8100 0001 FFFE 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3210 0006 8100 0001 FFFE 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3210 0006 8100 0001 FFFE 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0004 3611 8100 0003 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0004 3611 8100 0003 0000 0000 0000
#0003: Register::::
#0003: GR0: 0 = #0000 = 0000000000000000
#0003: PR: 3 = #0003 = 0000000000000011
#0003: FR (OF SF ZF): 001
#0003: Memory::::
-#0003: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0003: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0003: 0000: 1010 0004 3611 8100 0003 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 8002 8001 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 8002 8001 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 8002 8001 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 001
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 7FFE 000A 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 7FFE 000A 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 110
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 7FFE 000A 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 000A FFEC 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 000A FFEC 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 000A FFEC 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 FFEC 000A 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 FFEC 000A 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 FFEC 000A 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 FFF6 000A 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 FFF6 000A 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 FFF6 000A 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2010 0006 8100 FFFE 000F 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2010 0006 8100 FFFE 000F 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2010 0006 8100 FFFE 000F 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 0003 0001 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 0003 0001 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 0003 0001 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 8002 8001 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 8002 8001 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 8002 8001 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 001
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 7FFE 000A 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 7FFE 000A 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 7FFE 000A 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 000A FFEC 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 000A FFEC 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 000A FFEC 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 FFEC 000A 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 FFEC 000A 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 FFEC 000A 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 FFF6 000A 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 FFF6 000A 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 FFF6 000A 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2210 0006 8100 FFFE 000F 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2210 0006 8100 FFFE 000F 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2210 0006 8100 FFFE 000F 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3010 0006 8100 3000 4FFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3010 0006 8100 3000 4FFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3010 0006 8100 3000 4FFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3010 0006 8100 8000 FFFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3010 0006 8100 8000 FFFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3010 0006 8100 8000 FFFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3010 0006 8100 0001 FFFE 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3010 0006 8100 0001 FFFE 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3010 0006 8100 0001 FFFE 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4010 0006 8100 5000 3000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4010 0006 8100 5000 3000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4010 0006 8100 5000 3000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4010 0006 8100 5000 8000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4010 0006 8100 5000 8000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4010 0006 8100 5000 8000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4010 0006 8100 5000 7000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4010 0006 8100 5000 7000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4010 0006 8100 5000 7000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4010 0006 8100 5000 5000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4010 0006 8100 5000 5000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4010 0006 8100 5000 5000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4110 0006 8100 5000 3000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4110 0006 8100 5000 3000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4110 0006 8100 5000 3000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4110 0006 8100 5000 8000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4110 0006 8100 5000 8000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4110 0006 8100 5000 8000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4110 0006 8100 5000 7000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4110 0006 8100 5000 7000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4110 0006 8100 5000 7000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 4110 0006 8100 5000 5000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 4110 0006 8100 5000 5000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 4110 0006 8100 5000 5000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 1020 0005 8100 000F 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 1020 0005 8100 000F 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 1020 0005 8100 000F 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0005 8100 0000 0000 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0005 8100 0000 0000 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 1211 0001 8100 0003 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 1211 0001 8100 0003 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 1211 0001 8100 0003 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 000A 1211 FFFE 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 000A 1211 FFFE 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 000A 1211 FFFE 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 1211 FFFF 8100 0003 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 1211 FFFF 8100 0003 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 1211 FFFF 8100 0003 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3110 0006 8100 3000 4FFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3110 0006 8100 3000 4FFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3110 0006 8100 3000 4FFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3110 0006 8100 8000 FFFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3110 0006 8100 8000 FFFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3110 0006 8100 8000 FFFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3110 0006 8100 0001 FFFE 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3110 0006 8100 0001 FFFE 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3110 0006 8100 0001 FFFE 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5010 000D 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5010 000D 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5010 000D 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5010 000E 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5010 000E 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5010 000E 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 8003 5010 000E 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 8003 5010 000E 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 110
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 8003 5010 000E 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5010 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5010 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5010 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 8003 5010 000D 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 8003 5010 000D 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 8003 5010 000D 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0002 5010 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0002 5010 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0002 5010 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5210 000D 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5210 000D 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5210 000D 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0002 5210 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0002 5210 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0002 5210 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5210 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5210 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 110
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5210 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5210 0010 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5210 0010 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5210 0010 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0003 5210 000E 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0003 5210 000E 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0003 5210 000E 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 0002 5210 0011 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 0002 5210 0011 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 0002 5210 0011 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 6000 5110 000D 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 6000 5110 000D 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 6000 5110 000D 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 6000 5110 000E 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 6000 5110 000E 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 6000 5110 000E 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 A000 5110 000E 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 A000 5110 000E 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 110
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 A000 5110 000E 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 6000 5110 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 6000 5110 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 6000 5110 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 A000 5110 000D 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 A000 5110 000D 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 A000 5110 000D 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 2000 5110 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 2000 5110 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 2000 5110 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 C000 5310 000E 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 C000 5310 000E 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 C000 5310 000E 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 C000 5310 000F 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 C000 5310 000F 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 C000 5310 000F 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 C000 5310 0010 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 C000 5310 0010 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 C000 5310 0010 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 C000 5310 0000 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 C000 5310 0000 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 C000 5310 0000 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1210 C000 5310 0011 8100 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1210 C000 5310 0011 8100 0000 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1210 C000 5310 0011 8100 0000 0000 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 1110 0006 8100 0005 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 1110 0006 8100 0005 0000 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 1110 0006 8100 0005 0005 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 0003 0001 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 0003 0001 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 0003 0001 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 8002 7FFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 8002 7FFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 8002 7FFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 FFF6 FFF6 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 FFF6 FFF6 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 001
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 FFF6 FFF6 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 7FFE FFF6 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 7FFE FFF6 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 110
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 7FFE FFF6 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 000A 0014 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 000A 0014 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 000A 0014 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 FFEC FFF6 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 FFEC FFF6 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 FFEC FFF6 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2110 0006 8100 0002 000F 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2110 0006 8100 0002 000F 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2110 0006 8100 0002 000F 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 0003 0001 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 0003 0001 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 0003 0001 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 8002 7FFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 8002 7FFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 100
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 8002 7FFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 FFF6 FFF6 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 FFF6 FFF6 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 101
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 FFF6 FFF6 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 7FFE FFF6 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 7FFE FFF6 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 7FFE FFF6 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 000A 0014 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 000A 0014 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 000A 0014 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 FFEC FFF6 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 FFEC FFF6 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 FFEC FFF6 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 2310 0006 8100 0002 000F 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 2310 0006 8100 0002 000F 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 2310 0006 8100 0002 000F 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3210 0006 8100 3000 4FFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3210 0006 8100 3000 4FFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3210 0006 8100 3000 4FFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3210 0006 8100 8000 FFFF 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 010
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3210 0006 8100 8000 FFFF 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 000
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3210 0006 8100 8000 FFFF 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0005 3210 0006 8100 0001 FFFE 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0005 3210 0006 8100 0001 FFFE 0000
#0004: Register::::
#0004: GR0: 0 = #0000 = 0000000000000000
#0004: PR: 4 = #0004 = 0000000000000100
#0004: FR (OF SF ZF): 010
#0004: Memory::::
-#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0004: 0000: 1010 0005 3210 0006 8100 0001 FFFE 0000
#0000: PR: 0 = #0000 = 0000000000000000
#0000: FR (OF SF ZF): 000
#0000: Memory::::
-#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0000: 0000: 1010 0004 3611 8100 0003 0000 0000 0000
#0002: Register::::
#0002: GR0: 0 = #0000 = 0000000000000000
#0002: PR: 2 = #0002 = 0000000000000010
#0002: FR (OF SF ZF): 000
#0002: Memory::::
-#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0002: 0000: 1010 0004 3611 8100 0003 0000 0000 0000
#0003: Register::::
#0003: GR0: 0 = #0000 = 0000000000000000
#0003: PR: 3 = #0003 = 0000000000000011
#0003: FR (OF SF ZF): 001
#0003: Memory::::
-#0003: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0003: adr : 0000 0001 0002 0003 0004 0005 0006 0007
#0003: 0000: 1010 0004 3611 8100 0003 0000 0000 0000