as/FUNC/divl1.casl

   1 ;;; 0〜65535の範囲にある正数の割算（筆算方式）を行う
   2 ;;; 入力 GR1:被除数 GR2:除数
   3 ;;; 出力 GR0:商 GR3:剰余
   4 ;;; GR2が0の場合は、GR0、GR3とも0になり、オーバーフロー
   5 DIVL    START
   6         PUSH    0,GR1
   7         PUSH    0,GR2
   8         PUSH    0,GR4
   9         AND     GR2,GR2         ; (GR2 = 0)の場合、DIVZEROへジャンプ
  10         JZE     DIVZERO         ; ↓
  11         ST      GR2,Y           ; YにGR2の初期値を保存
  12         XOR     GR0,GR0         ; GR0の初期化
  13         XOR     GR3,GR3         ; GR3の初期化
  14         LAD     GR4,1           ; GR4の初期化。対象ビットを表す
  15 SL      CPL     GR2,GR1         ; ループ先頭。(GR2 > GR1)の場合、LOOPへループ脱出
  16         JPL     LOOP            ; ↓
  17         SLL     GR4,1           ; GR4を1回左シフト
  18         ST      GR2,TMP         ; GR2の値をTMPに退避
  19         SLL     GR2,1           ; GR2を1回左シフト
  20         JOV     YOV             ; オーバーフローの場合は、YOVへジャンプ
  21         JUMP    SL              ; ループ終端
  22 YOV     LD      GR2,TMP         ; GR2の値をTMPから復元
  23         SRL     GR4,1           ; GR4を1回右シフト
  24         JUMP    LPIN            ; LPINへジャンプ
  25 LOOP    SRL     GR4,1           ; ループ先頭。GR4を1回右シフト
  26         JZE     SETMOD          ; (GR4 = 0)の場合、SETMODへループ脱出
  27         SRL     GR2,1           ; GR2を1回右シフト
  28         CPL     GR1,Y           ; (GR1 < Y)の場合、SETMODへループ脱出
  29         JMI     SETMOD          ; ↓
  30         CPL     GR1,GR2         ; (GR1 < GR2)の場合、ループ先頭へジャンプ
  31         JMI     LOOP            ; ↓
  32 LPIN    SUBL    GR1,GR2         ; GR1 <- GR1 - GR2
  33         ADDL    GR0,GR4         ; GR0 <- GR0 + GR4
  34         JUMP    LOOP            ; ループ終端
  35 DIVZERO LAD     GR3,#8000       ; 強制的にオーバーフローを発生させ、GR3 <- 0
  36         SLL     GR3,1           ; ↓
  37         JUMP    FIN             ; FIN へジャンプ
  38 SETMOD  LD      GR3,GR1         ; GR3 <- GR1。剰余の設定
  39 FIN     POP     GR4
  40         POP     GR2
  41         POP     GR1
  42         RET
  43 Y       DS      1
  44 TMP     DS      1
  45         END