casl2libとtestを整理
[YACASL2.git] / test / system / casl2_cmd / cmd_svc__2 / 0.txt
diff --git a/test/system/casl2_cmd/cmd_svc__2/0.txt b/test/system/casl2_cmd/cmd_svc__2/0.txt
new file mode 100644 (file)
index 0000000..fde2265
--- /dev/null
@@ -0,0 +1,157 @@
+;;; SVC 2 1文字を表示
+MAIN    START
+BEGIN   LAD     GR1,D
+        LAD     GR2,A
+        SVC     2
+        LAD     GR1,=#A
+        SVC     2
+        RET
+D       DC      '0'
+A       DC      1
+        END
+
+Assemble ../../../../as/cmd/SVC/svc__2.casl (0)
+
+Assemble ../../../../as/cmd/SVC/svc__2.casl (1)
+../../../../as/cmd/SVC/svc__2.casl:    1:;;; SVC 2 1文字を表示
+../../../../as/cmd/SVC/svc__2.casl:    2:MAIN    START
+../../../../as/cmd/SVC/svc__2.casl:    3:BEGIN   LAD     GR1,D
+       #0000   #1210
+       #0001   #000B
+../../../../as/cmd/SVC/svc__2.casl:    4:        LAD     GR2,A
+       #0002   #1220
+       #0003   #000C
+../../../../as/cmd/SVC/svc__2.casl:    5:        SVC     2
+       #0004   #F000
+       #0005   #0002
+../../../../as/cmd/SVC/svc__2.casl:    6:        LAD     GR1,=#A
+       #000D   #000A
+       #0006   #1210
+       #0007   #000D
+../../../../as/cmd/SVC/svc__2.casl:    7:        SVC     2
+       #0008   #F000
+       #0009   #0002
+../../../../as/cmd/SVC/svc__2.casl:    8:        RET
+       #000A   #8100
+../../../../as/cmd/SVC/svc__2.casl:    9:D       DC      '0'
+       #000B   #0030
+../../../../as/cmd/SVC/svc__2.casl:   10:A       DC      1
+       #000C   #0001
+../../../../as/cmd/SVC/svc__2.casl:   11:        END
+
+Executing machine codes
+#0000: Register::::
+#0000: GR0:      0 = #0000 = 0000000000000000
+#0000: GR1:      0 = #0000 = 0000000000000000
+#0000: GR2:      0 = #0000 = 0000000000000000
+#0000: GR3:      0 = #0000 = 0000000000000000
+#0000: GR4:      0 = #0000 = 0000000000000000
+#0000: GR5:      0 = #0000 = 0000000000000000
+#0000: GR6:      0 = #0000 = 0000000000000000
+#0000: GR7:      0 = #0000 = 0000000000000000
+#0000: SP:      64 = #0040 = 0000000001000000
+#0000: PR:       0 = #0000 = 0000000000000000
+#0000: FR (OF SF ZF): 000
+#0000: Memory::::
+#0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0000: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
+#0000: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+#0000: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+#0000: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+
+#0002: Register::::
+#0002: GR0:      0 = #0000 = 0000000000000000
+#0002: GR1:     11 = #000B = 0000000000001011
+#0002: GR2:      0 = #0000 = 0000000000000000
+#0002: GR3:      0 = #0000 = 0000000000000000
+#0002: GR4:      0 = #0000 = 0000000000000000
+#0002: GR5:      0 = #0000 = 0000000000000000
+#0002: GR6:      0 = #0000 = 0000000000000000
+#0002: GR7:      0 = #0000 = 0000000000000000
+#0002: SP:      64 = #0040 = 0000000001000000
+#0002: PR:       2 = #0002 = 0000000000000010
+#0002: FR (OF SF ZF): 000
+#0002: Memory::::
+#0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0002: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
+#0002: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+#0002: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+#0002: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+
+#0004: Register::::
+#0004: GR0:      0 = #0000 = 0000000000000000
+#0004: GR1:     11 = #000B = 0000000000001011
+#0004: GR2:     12 = #000C = 0000000000001100
+#0004: GR3:      0 = #0000 = 0000000000000000
+#0004: GR4:      0 = #0000 = 0000000000000000
+#0004: GR5:      0 = #0000 = 0000000000000000
+#0004: GR6:      0 = #0000 = 0000000000000000
+#0004: GR7:      0 = #0000 = 0000000000000000
+#0004: SP:      64 = #0040 = 0000000001000000
+#0004: PR:       4 = #0004 = 0000000000000100
+#0004: FR (OF SF ZF): 000
+#0004: Memory::::
+#0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0004: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
+#0004: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+#0004: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+#0004: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+
+0#0006: Register::::
+#0006: GR0:      0 = #0000 = 0000000000000000
+#0006: GR1:     11 = #000B = 0000000000001011
+#0006: GR2:     12 = #000C = 0000000000001100
+#0006: GR3:      0 = #0000 = 0000000000000000
+#0006: GR4:      0 = #0000 = 0000000000000000
+#0006: GR5:      0 = #0000 = 0000000000000000
+#0006: GR6:      0 = #0000 = 0000000000000000
+#0006: GR7:      0 = #0000 = 0000000000000000
+#0006: SP:      64 = #0040 = 0000000001000000
+#0006: PR:       6 = #0006 = 0000000000000110
+#0006: FR (OF SF ZF): 000
+#0006: Memory::::
+#0006: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0006: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
+#0006: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+#0006: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+#0006: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+
+#0008: Register::::
+#0008: GR0:      0 = #0000 = 0000000000000000
+#0008: GR1:     13 = #000D = 0000000000001101
+#0008: GR2:     12 = #000C = 0000000000001100
+#0008: GR3:      0 = #0000 = 0000000000000000
+#0008: GR4:      0 = #0000 = 0000000000000000
+#0008: GR5:      0 = #0000 = 0000000000000000
+#0008: GR6:      0 = #0000 = 0000000000000000
+#0008: GR7:      0 = #0000 = 0000000000000000
+#0008: SP:      64 = #0040 = 0000000001000000
+#0008: PR:       8 = #0008 = 0000000000001000
+#0008: FR (OF SF ZF): 000
+#0008: Memory::::
+#0008: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#0008: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
+#0008: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+#0008: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+#0008: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+
+
+#000A: Register::::
+#000A: GR0:      0 = #0000 = 0000000000000000
+#000A: GR1:     13 = #000D = 0000000000001101
+#000A: GR2:     12 = #000C = 0000000000001100
+#000A: GR3:      0 = #0000 = 0000000000000000
+#000A: GR4:      0 = #0000 = 0000000000000000
+#000A: GR5:      0 = #0000 = 0000000000000000
+#000A: GR6:      0 = #0000 = 0000000000000000
+#000A: GR7:      0 = #0000 = 0000000000000000
+#000A: SP:      64 = #0040 = 0000000001000000
+#000A: PR:      10 = #000A = 0000000000001010
+#000A: FR (OF SF ZF): 000
+#000A: Memory::::
+#000A: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
+#000A: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
+#000A: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+#000A: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+#000A: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
+