make valgrind対応のため、テストを更新
[YACASL2.git] / test / system / casl2_cmd / cmd_svc__2 / 0.txt
1
2 Assemble ../../../../as/cmd/SVC/svc__2.casl (0)
3
4 Assemble ../../../../as/cmd/SVC/svc__2.casl (1)
5 ../../../../as/cmd/SVC/svc__2.casl:    1:;;; SVC 2 1文字を表示
6 ../../../../as/cmd/SVC/svc__2.casl:    2:MAIN    START
7 ../../../../as/cmd/SVC/svc__2.casl:    3:BEGIN   LAD     GR1,D
8         #0000   #1210
9         #0001   #000B
10 ../../../../as/cmd/SVC/svc__2.casl:    4:        LAD     GR2,A
11         #0002   #1220
12         #0003   #000C
13 ../../../../as/cmd/SVC/svc__2.casl:    5:        SVC     2
14         #0004   #F000
15         #0005   #0002
16 ../../../../as/cmd/SVC/svc__2.casl:    6:        LAD     GR1,=#A
17         #000D   #000A
18         #0006   #1210
19         #0007   #000D
20 ../../../../as/cmd/SVC/svc__2.casl:    7:        SVC     2
21         #0008   #F000
22         #0009   #0002
23 ../../../../as/cmd/SVC/svc__2.casl:    8:        RET
24         #000A   #8100
25 ../../../../as/cmd/SVC/svc__2.casl:    9:D       DC      '0'
26         #000B   #0030
27 ../../../../as/cmd/SVC/svc__2.casl:   10:A       DC      1
28         #000C   #0001
29 ../../../../as/cmd/SVC/svc__2.casl:   11:        END
30
31 Executing machine codes
32 #0000: Register::::
33 #0000: GR0:      0 = #0000 = 0000000000000000
34 #0000: GR1:      0 = #0000 = 0000000000000000
35 #0000: GR2:      0 = #0000 = 0000000000000000
36 #0000: GR3:      0 = #0000 = 0000000000000000
37 #0000: GR4:      0 = #0000 = 0000000000000000
38 #0000: GR5:      0 = #0000 = 0000000000000000
39 #0000: GR6:      0 = #0000 = 0000000000000000
40 #0000: GR7:      0 = #0000 = 0000000000000000
41 #0000: SP:      64 = #0040 = 0000000001000000
42 #0000: PR:       0 = #0000 = 0000000000000000
43 #0000: FR (OF SF ZF): 000
44 #0000: Memory::::
45 #0000: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
46        -------------------------------------------------------------------------------------
47 #0000: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
48 #0000: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
49 #0000: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
50 #0000: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
51
52 #0002: Register::::
53 #0002: GR0:      0 = #0000 = 0000000000000000
54 #0002: GR1:     11 = #000B = 0000000000001011
55 #0002: GR2:      0 = #0000 = 0000000000000000
56 #0002: GR3:      0 = #0000 = 0000000000000000
57 #0002: GR4:      0 = #0000 = 0000000000000000
58 #0002: GR5:      0 = #0000 = 0000000000000000
59 #0002: GR6:      0 = #0000 = 0000000000000000
60 #0002: GR7:      0 = #0000 = 0000000000000000
61 #0002: SP:      64 = #0040 = 0000000001000000
62 #0002: PR:       2 = #0002 = 0000000000000010
63 #0002: FR (OF SF ZF): 000
64 #0002: Memory::::
65 #0002: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
66        -------------------------------------------------------------------------------------
67 #0002: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
68 #0002: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
69 #0002: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
70 #0002: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
71
72 #0004: Register::::
73 #0004: GR0:      0 = #0000 = 0000000000000000
74 #0004: GR1:     11 = #000B = 0000000000001011
75 #0004: GR2:     12 = #000C = 0000000000001100
76 #0004: GR3:      0 = #0000 = 0000000000000000
77 #0004: GR4:      0 = #0000 = 0000000000000000
78 #0004: GR5:      0 = #0000 = 0000000000000000
79 #0004: GR6:      0 = #0000 = 0000000000000000
80 #0004: GR7:      0 = #0000 = 0000000000000000
81 #0004: SP:      64 = #0040 = 0000000001000000
82 #0004: PR:       4 = #0004 = 0000000000000100
83 #0004: FR (OF SF ZF): 000
84 #0004: Memory::::
85 #0004: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
86        -------------------------------------------------------------------------------------
87 #0004: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
88 #0004: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
89 #0004: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
90 #0004: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
91
92 0#0006: Register::::
93 #0006: GR0:      0 = #0000 = 0000000000000000
94 #0006: GR1:     11 = #000B = 0000000000001011
95 #0006: GR2:     12 = #000C = 0000000000001100
96 #0006: GR3:      0 = #0000 = 0000000000000000
97 #0006: GR4:      0 = #0000 = 0000000000000000
98 #0006: GR5:      0 = #0000 = 0000000000000000
99 #0006: GR6:      0 = #0000 = 0000000000000000
100 #0006: GR7:      0 = #0000 = 0000000000000000
101 #0006: SP:      64 = #0040 = 0000000001000000
102 #0006: PR:       6 = #0006 = 0000000000000110
103 #0006: FR (OF SF ZF): 000
104 #0006: Memory::::
105 #0006: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
106        -------------------------------------------------------------------------------------
107 #0006: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
108 #0006: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
109 #0006: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
110 #0006: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
111
112 #0008: Register::::
113 #0008: GR0:      0 = #0000 = 0000000000000000
114 #0008: GR1:     13 = #000D = 0000000000001101
115 #0008: GR2:     12 = #000C = 0000000000001100
116 #0008: GR3:      0 = #0000 = 0000000000000000
117 #0008: GR4:      0 = #0000 = 0000000000000000
118 #0008: GR5:      0 = #0000 = 0000000000000000
119 #0008: GR6:      0 = #0000 = 0000000000000000
120 #0008: GR7:      0 = #0000 = 0000000000000000
121 #0008: SP:      64 = #0040 = 0000000001000000
122 #0008: PR:       8 = #0008 = 0000000000001000
123 #0008: FR (OF SF ZF): 000
124 #0008: Memory::::
125 #0008: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
126        -------------------------------------------------------------------------------------
127 #0008: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
128 #0008: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
129 #0008: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
130 #0008: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
131
132
133 #000A: Register::::
134 #000A: GR0:      0 = #0000 = 0000000000000000
135 #000A: GR1:     13 = #000D = 0000000000001101
136 #000A: GR2:     12 = #000C = 0000000000001100
137 #000A: GR3:      0 = #0000 = 0000000000000000
138 #000A: GR4:      0 = #0000 = 0000000000000000
139 #000A: GR5:      0 = #0000 = 0000000000000000
140 #000A: GR6:      0 = #0000 = 0000000000000000
141 #000A: GR7:      0 = #0000 = 0000000000000000
142 #000A: SP:      64 = #0040 = 0000000001000000
143 #000A: PR:      10 = #000A = 0000000000001010
144 #000A: FR (OF SF ZF): 000
145 #000A: Memory::::
146 #000A: adr : 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E 000F
147        -------------------------------------------------------------------------------------
148 #000A: 0000: 1210 000B 1220 000C F000 0002 1210 000D F000 0002 8100 0030 0001 000A 0000 0000
149 #000A: 0010: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
150 #000A: 0020: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
151 #000A: 0030: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
152